



PATENT ABSTRACTS OF JAPAN

(11) Publication number: 09223678 A

(43) Date of publication of application: 26.08.97

(51) Int. CI

H01L 21/301

(21) Application number: 08026986

(22) Date of filing: 14.02.96

(71) Applicant:

DENSO CORP

(72) Inventor:

YOSHIHARA SHINJI OBARA FUMIO KURAHASHI TAKASHI


(54) MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To manufacture, at low cost and high yield, a semiconductor device containing joint members counterposed to a semiconductor substrate with a void.

SOLUTION: A cap wafer 30 and a sensor wafer 32 are jointed together, cutting is made with one dicing line among vertical/horizontal dicing lines to the cap wafer 30, and an adhesive sheet 35 is pasted to the cap wafer 30. Then, to the cap wafer 30, cutting is made with not-yet-cut line among the dicing lines together with the adhesive sheet 35, then, after the adhesive sheet 35 is peeled unnecessary part of the cap wafer 30 is separated from the wafer 30, and dicing cut is made with a sensor wafer for each chip.

COPYRIGHT: (C)1997,JPO



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平9-223678

(43)公開日 平成9年(1997)8月26日

(51) Int.CL⁴ HO 1 L 21/301

裁別配号 广内整础部号

P I

HOIL 21/78

技術表示值所

Q M

審査館求 未解求 菌求項の数1 OL (全 7 頁)

(21)出底路号

特顧平8-26986

(22)出頭日

平成8年(1996)2月14日

(71)出題人 000004260

株式会社デンソー

受知果刈谷市昭和町1丁目1番地

(72)発明者 吉原 晋二

愛知県河谷市昭和町1丁目1番地 日本電

装 株式会社内

(72)発明者 小原 文雄

爱知県刈谷市昭和町1丁目1番地 日本電

鞍 株式会社内

(72)発明者 倉橋 崇

受知県刈谷市昭和町1丁目1番地 日本電

鼓 株式会社内


(74)代理人 身理士 原田 博堂

(54)【発明の名称】 半導体装置の製造方法

(57)【要約】

【課題】半導体芸板に対し空隙をもって対向配置された 接合部材を有する半導体装置を、低コストかつ高歩留り で製造する。

【解決手段】キャップ用ウェハ30とセンサウェハ32とを接合し、キャップ用ウェハ30に対し縦構のダイシングラインの内の一方のダイシングラインでカットし、キャップ用ウェハ30に結替シート35を貼り付け、キャップ用ウェハ30に対しダイシングラインの内の未カットラインで結替シート35でとカットし、粘着シート35を励がしてキャップ用ウェハ30からウェハ30での不要部を分離し、センサウェハ32を各チップ毎にダイシングカットする。



【特許請求の範囲】

【請求項1】 素子が形成された半導体基板に対し接合 部村が空障をもって対向配置された半導体装置の製造方 法であって、

即記接合部材となる接合部材用板材と前記半導体益板となる素子側半導体ウェハとを接合する第1工程と接合部材用板材に対し機構のダイシングラインの内の一方のダイシングラインでカットする第2工程と、接合部材用板材に粘着シートを貼り付ける第3工程と、接合部材用板材に対しダイシングラインの内の未カットラインで前記帖者シートでとカットする第4工程と、前記帖者シートを剥がして接合部材用板材から当該板材での不要部を分離する第5工程と、

索子側半導体ウェハを各チップ毎にダイシングカットする第6工程とを備えたことを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001].

【発明の肩する技術分野】この発明は、半導体装置の製造方法に関するものである。

[0002]

【従来の技術】従来、半導体加速度センサやマイクロダイヤフラム圧力センサ等においては、シリコンチップ上に可助部(振動部)を有し、可動部(振動部)の変位により加速度や圧力等の物理量を電気信号に変換して取り出すようになっている。また、このような半導体鉄畳において、可動部(振動部)を保護するために可助部をキャップにて覆うことが行われている(例えば、特関平5-326702号公報等)。このキャップにてウェハからチップにダインングカットする陰の水圧や水流から可動部(振動部)を保護することができる。

[0003]

【発明が解決しようとする課題】ところが、このように キャップを値えた半導体装置において量度性に優れた製 造技術が求められているにもかかわらず、その手法等は 確立されていないのが現状である。

【0004】そとで、この発明の目的は、半導体益板に 対し接合部材が空隙をもって対向配置された半導体装置 を、低コストかつ高歩留りで製造するととができるよう にする。

[0005]

【課題を解決するための手段】請求項1に記載の発明によれば、第1工程により、接合部材となる接合部材用板材と半導体基板となる素子側半導体ウェハとが接合され、第2工程により、接合部材用板材に対し艇換のダイシングラインの内の一方のダインングラインでカットされる。そして、第3工程により、接合部材用板材に粘着シートが貼り付けられ、第4工程により、接合部村用板材に対しダインングラインの内の未カットラインで粘着シートごとカットされる。さらに、第5工程により、粘 50

者シートが駅がされて接合部材用板材から当該板材での 不要部が分離され、第6工程により、索子剛半導体ウェ ハが各チップ毎にダイシングカットされる。

【0006】 ここで、第4工程において、接合部村用板村を接合部村と不要部とに分けるダイシングカット時に接合部村用板材での不要部が粘着シートに支持されており、当該不要部が飛散し、素子側半導体ウェハ上に形成されたパット部やパッシベーシッ準等にダメージを与えることなく接合部村を形成することが可能となる。又、接合部村用板材での不要部の飛散によるダイシングプレードの破損もなくなる。これにより、低コストかつ高歩躍りで半導体装置を製造することができる。【0007】

【発明の実施の形態】以下、この発明の実施の形態を図面に従って説明する。図1は、本実施の形態における可助ゲートMOSトランジスタ型加速度センサの平面図を示す。又、図2には図1のA-A断面を示し、図3には図1のB-B断面を示す。

【0008】半導体基板としてのP型シリコン差板1上にはフィールド酸化膜2が形成されるとともにその上に室化シリコン膜3 およびシリコン酸化膜16が標層されている。又、P型シリコン差板1上には、フィールド酸化膜2,室化シリコン膜3 およびシリコン酸化膜16の無い長方形状の領域4が形成されている。又、領域4におけるP型シリコン基板1の上にはゲート掲録膜5が形成されている。窗化シリコン膜3の上には、領域4を架設するように両持ち架構造の可動ゲート電極6が配置されている。この可動ゲート電極6は帯状にて直線的に延びるボリシリコン薄膜よりなる。又、フィールド酸化膜2および変化シリコン膜3よりP型シリコン基板1と可動ゲート電極6とが絶縁されている。

【0009】図3において、P型シリコン基板1の上面における可動ゲート電極6の両側には不純物拡散層からなる固定ソース電極7と固定ドレイン電極8が形成され、この電極7、8はP型シリコン芸板1にイオン注入等によりN型不純物を導入することにより形成されたものである。

【0010】図2に示すように、P型シリコン芸板1にはN型不純物放散領域9が延設され、N型不純物放散領域9が延設され、N型不純物放散領の域9はアルミ10により可動ゲート電極8と接続されるとともにアルミ配線11を電気的に接続されている。アルミ配線11の他端部はアルミパッド(電極パッド)12として窒化シリコン腺3なよびシリコン酸化膜16から露出している。又、図3に示すように、P型シリコン酸位にはN型不純物放散領域13は固定ソース電極7と接続されている。アルミ配線14の他端部はアルミパッド(電額パッド)15として窒化シリコン腺3およびシリコン酸化腺16から露出している。さらに、P型シリコン芸板1にはN型不純

物粒飲領域17が延設され、N型不純物拡散領域17は 固定ドレイン電価8と接続されるとともにアルミ配線1 8と電気的に接続されている。アルミ配線18の他端部 はアルミパッド(電極パッド)19として窒化シリコン 膜3およびシリコン酸化膜16から露出じている。

【0011】尚、可動ゲート電傷6以外の領域についてはシリコン酸化騎16の上にバッシベーション饋(最終保護購)としてさらにシリコン室化騎が積層されている。そして、アルミバッド12、15、19はボンディングワイヤにて外部の電子回路と接続されている。

【0012】図3に示すように、P型シリコン芸板1における固定ソース電極7と固定ドレイン電極8との間には、反転層20が形成され、同反転層20はシリコン芸板1と可動ゲート電極(両持ち架)6との間に電圧を印加することにより生じたものである。

【0013】とのように本センサは、両持ち架構造の可動が一ト電極6が配置されており、機械的強度が低い構造となっている。加速度検出の際には、可動が一ト電極6とシリコン益板1との間に電圧をかけると、反転層2(が形成され、固定ソース電極7と固定ドレイン電極8との間に電流が流れる。そして、本加速度センサが加速度を受けて、図3中に示す2方向(益板表面に垂直な方向)に可動ゲート電極6が変位した場合には電界強度の変化によって反転層20のキャリア続度が増大し電流のが増大する。このように、本加速度センサは、シリコン基板1に機能素子としてのセンサま子(可助ゲートMOSトランジスタ)ESが形成され、電流量の増減で加速度を検出することができる。

【0014】様様的強度の低い可動ゲート電極6を保護するためのキャップ(接合部材)21は、四角板形のシリコン基板よりなる。キャップ21の下面には突部22が四角環状に形成されている(図1参照)。キャップ21の下面には接合層23が形成されている。接合層23は、例えば接着剤やAu等が用いられる。

【0016】 このように、センサ素子(可動ゲートMOSトランジスタ) ESが形成されたシリコン基板 1 に対しキャップ21が空隙24をもって対向配置されている。つまり、シリコン基板1に対し接合層23を介してキャップ21を接合することにより、シリコン基板1の表面においてキャップ21内の空隙24にセンサ素子(可動ゲートMOSトランジスタ) ESが封止された構造となっている。このキャップ21にてウェハからチップにダイシングカットする際の水圧や水流から可動ゲー

50

ト電極6 (振動部) を保護することができる。
【0017】又、アルミバッド12、15、19からボンディングワイヤを取り出すことができるように、シリコン替板1の面積に比ペキャップ21の面積は小さく、図2、3に示すように、バッド12、15、19の上方でのキャップ21においてはバッド上へのワイヤボンディングを容易にするため不要部P1、P2、P3を除けしている。即ち、センサセスを容易にするためではしている。即ち、センサナップ21を小面積化している。即ち、センサは2枚のシリコンウェハ(シリコン基板1の形成用のウェハ)の貼り合わせにより形成されるが、キャップ形成用ウェハにおいて最終的にキャップとならない領域(不要部) P1、P2、P3を除去している。

【0018】次に、キャップ21による封止構造の形成工程を、図4~図14に基づいて説明する。まず、図4に示すように、キャップとなるシリコンウェハ(以下、キャップ用ウェハという)30を用意し、キャップ用ウェハ30の表面の所定領域にホトエッチングにより凹部31を形成し、凹部31に挟まれた傾域に各チップ毎の突部22をそれぞれ形成する。より詳しくは、熱酸化験をマスクとし、エッチング波としてKOHなどのアルカリ性溶液を用いた異方性エッチングにより凹部31を形成する。

【0019】 ことで、突部22により、後の工程でキャップ用ウェハ30をダイシングカットする際に、ダイシングブレード(図7での符号33、図9での符号36にて示す)とシリコンウェハ32(図7、9多照)との接触を回避するための必要な関瞭が確保される。

【0020】そして、図5に示すように、キャップ用ウェハ30の表面に接合層23を形成する。接合層23は 真空あるいは不活性ガスを封止する場合は、例えばAu -Si共晶接合法を用いるためにAuとする。

【0021】引き続き、キャップ用ウェハ30を分割するための位置合わせ用ラインを形成する。つまり 図12に示すように、形成した突起22のエッジを基準ラインし1、L2から所定の距離 Δし1、Δし2だけ離した位置(ダイシングラインし3、L4)においてカットする。尚、図12はダイシングラインを2本形成しているが、ウェハのオリエンテーションフラットの切り出し程度があればそれを基準となる位置合せラインとして用いることもでき、その場合はオリエンテーションフラット面に対し垂直に1本のみのラインL3を設ける。

【0022】さらに、図6亿示すように、図1、2、3 でのセンサ素子(可動ゲートMOSトランジスタ) ES を各チップ形成領域毎に形成したシリコンウェハ(以下、センサウェハという) 32を用意し、キャップ用ウェハ30とセンサウェハ32とを接合層23を介して接合する。このとき、接合層23の材料に応じた接合方法で接合することとなるが、接合層23にAuを用いる場

台においては、共晶接合法を用いるとよい。即ち、予めキャップ用ウェハ30に形成された接合層23とセンサウェハ32の表面に露出したシリコン部とを接触させ、適当な加圧力で加圧した後に共晶温度(約370℃)以上に加熱し冷却させることで接合する。

【0023】尚、キャップ用ウェハ30とセンサウェハ 32とは、陽極接合法等により直接接合にて貼り合わせ てもよい。次に、図7に示すように、キャップ用ウェハ 30での不要部(図2, 3におけるP1, P2, P3) を分離するためのダイシングカットを行う。つまり、キ ャップ部と不要部とを分けるためにキャップ用ウェハ3 Oをダイシングブレード33によりダイシングカットす る。その結果、ダイシングラインに排34が形成され る。とこで、カットする方向は図13に示すようにオリ エンテーションブラットに対して垂直な方向とし、形成 した位置合せラインL3、L4を基準にして、カット間 隔およびカット位置を決定する。図13においてし5に てカットするダイシングラインを示す。このようにして キャップ用ウェハ30に対し縦橋のダイシングラインの 内の一方のダイシングラインL5がカットされる。この 20 とき、キャップ用ウェハ30の梟面に目印となるマーク がなくても容易にダイシングカットすることが可能とな **5.**

【0024】そして、図8に示すように、ダイシングカット用粘着シート35をキャップ用ウェハ30の裏面に貼り付ける。ここで、貼り付け時に粘着シート35とキャップ用ウェハ30との間に空気が残りやすいが、ダイシングカットによる切れ込み滞34があるため、ここから空気を排出できるので貼り付け役に軽く擦り付ければ粘着シート35とキャップ用ウェハ30とが全領域にわ 30 だり密着する。

【0025】さらに、図9に示すように、結者シート35でとキャップ用ウェハ30をダインングプレード36により再度ダインングカットする。その結果、ダイシングラインに満37が形成される。カットする方向は、図14に示すように前述のラインL5に対し垂直な方向(図ではL6にて示す)であり、位置合せラインL3、L4を基準としてカット間隔およびカット位置を決定する。

【0026】とのようにしてキャップ用ウェハ30に対 しダイシングラインの内の未カットラインL6が払着シート35ごとカットされる。尚、カットするラインL5 とL6とは、L6を先にカットしてもよい。

【0027】とのダイシング工程において、粘着シート35をキャップ用ウェハ30に貼り付けた状態でカットするので、図9の不要部30aがダイシングカット中に飛散しセンサウェハ32表面のパッシベーション膜やパッドを損傷したりダイシングプレード36が破損することが回避される。つまり、不要部30aは固定されており、上述した不具合を未然に回避することができる。

【0028】引き続き、粘着シート35を分割されたキャップ用ウェハ30から別がす。このとき、粘着シート35とともにキャップ不要部30aも除去され、図10のようにセンサウェハ32上にキャップ(30)が搭載された形となる。このようにして粘着シート35が別がされてキャップ用ウェハ30から不要部30aが分離される。

【0029】そして、図11に示すように、ダインングプレード38を用いてセンサウェハ32をダインングラインに沿ってダイシングカットし、キャップが形成されたセンサが一括して形成される(センサチップに分割される)。その結果、図1、2、3に示すセンサが製造される。

【0030】とのように本実施の形態では下記の特徴を有する。

(イ) センサ素子ES が形成されたシリコン基板 1 に対 しキャップ21 (接合部村) が空隙24をもって対向配 **置された半導体加速度センサを製造するにあたり、接合** 部村用板材としてのキャップ用ウェハ30と素子側半導・ 体ウェハとしてのセンサチップ32を接合し、キャップ 用ウェハ30に対し縦備のダイシングラインの内の一方 のダイシングラインL5でカットし、キャップ用ウェハ 30に粘音シート35を貼り付け、キャップ用ウェハ3 0に対しダイシングラインの内の未カットラインL6で 粘着シート35ととカットし、粘着シート35を剝がし てキャップ用ウェハ30から当該ウェハ30での不要部 30 aを分離し センサウェハ32を各チップ毎にダイ シングカットした。 よって、キャップ用ウェハ30をキ ャップと不要部とに分けるダイシングカット時に、不要 部308が粘着シート35に貼り付けられた状態(支持 された状態)でカットするので、不要部30gがダイシ ングカット中に飛散し、センサウェハ32表面のパッシ ベーション膜やパッドを損傷したりダイシングブレード 36か破損することが回避される。つまり、固定されて いないキャップ不要部が飛散し、センサウェハ32上に 形成されたパッド部やパッシベーション膜等にダメージ を与えることなくキャップを形成することが可能とな る。とれにより、低コストかつ高歩留りで保護キャップ 21を有する加速度センサを製造することができる。 【0031】上述した実施の形態以外にも次のように実

施してもよい。キャップ21の材質はシリコンを用いているが、ガラス、セラミクス、樹脂等、後工程での熱処理温度に耐えうる材料で素子への汚染等の問題のないものであればよく、コストや耐環境性を考慮して選定する。シリコンは、耐湿性が確保しやすく、ウェハとして比較的低コストで安定して供給されるものである。尚、キャップを透明にしたい場合には合成石英ガラスが適している。

【0032】又、図15に示すように、回路蒸子が形成された基板40と回路案子が形成された基板41とを接

合した構造の半導体装置に具体化してもよい。つまり、 LSIチップ40とLSIチップ41とを接合層(Au バンプ)42.43にて接合した構造の、いわゆる「C pp On Cpp」と称するマルチチップに適用してもよい。図15においてLSIチップ40の面積よりもLS ーチップ41の面積が方が小さく、製造の際に不要部を除去する必要があり、この不要部除去のために上述した技術を用いることができる。尚、図15において符号44は電極バッド部である。

【0033】又、加速度センサの他にも、ヨーレートセ 10ンサ等にも適用できる。

【図面の簡単な説明】

【図1】 実施の形態におけるセンサの平面図。

【図2】 図1のA-A断面図。

【図3】 図1のB-B断面図。

【図4】 加速度センサの製造工程を示す断面図。

*【図5】 加速度センサの製造工程を示す断面図。

【図6】 加速度センサの製造工程を示す断面図。

【図7】 加速度センサの製造工程を示す断面図。

【図8】 加速度センサの製造工程を示す断面図。

【図9】 加速度センサの製造工程を示す断面図。

【図10】 加速度センサの製造工程を示す断面図。

【図11】 加速度センサの製造工程を示す断面図。

【図12】 加速度センサの製造工程を示す平面図。

【図13】 加速度センサの製造工程を示す平面図。


【図14】 加速度センサの製造工程を示す平面図。

【図15】 別例の半導体装置の断面図。


【符号の説明】

1…シリコン苗板、21…接合部材としてのキャップ、 24…空隙、30…接合部対用板材としてのキャップ用 ウェハ、30a…不要部、32…素子側半導体ウェハと してのセンサウェハ、35…粘着シート


【図1】




[図2]









[図4]




[図6]




[图8]




[図10]







[図7]



【図9】




[图11]




特別平9-223678

[2]12]







[213]



[214]



[215]



* NOTICES *


Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.


DRAWINGS

Drawing 1] B 15 14 13 4 8 17 18 19


[Drawing 2]





[Drawing 3]




[Drawing 11]










[Drawing 15]

httn://www.re./ im. al :__ _ : ... /.



[Translation done.]

This Page is inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS	
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
☐ FADED TEXT OR DRAWING	
BLURED OR ILLEGIBLE TEXT OR DRAWING	
☐ SKEWED/SLANTED IMAGES	
☐ · COLORED OR BLACK AND WHITE PHOTOGRAPHS	
☐ GRAY SCALE DOCUMENTS	
☐ LINES OR MARKS ON ORIGINAL DOCUMENT	
☐ REPERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	
S. OWEND	

IMAGES ARE BEST AVAILABLE COPY.
As rescanning documents will not correct images problems checked, please do not report the problems to the IFW Image Problem Mailbox